(19) **日本国特許庁(JP)**

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-78902 (P2004-78902A)

(43) 公開日 平成16年3月11日(2004.3.11)

		GO6F 12/00 597U 5BO82
GO 6 F 12/16 3 1 O A	GO 6 F 12/16 3 1 O A	,

(21) 出願番号 (22) 出願日 平成15年6月18日 (2003.6.18) (31) 優先権主張番号

特願2002-178674 (P2002-178674) 平成14年6月19日 (2002.6.19) (32) 優先日

(33) 優先権主張国 日本国 (JP)

(特許庁注:以下のものは登録商標)

Bluetooth

東京エレクトロンデバイス株式会社 神奈川県横浜市都筑区東方町 1 番地

(74) 代理人 100095407

弁理士 木村 満

(72) 発明者 菊地 修一

> 宮城県仙台市青葉区一番町3-3-16 オーエックス芭蕉の辻ビル 東京エレクト ロンデバイス株式会社内

F ターム (参考) 5B018 GA04 HA23 NA06

5B025 AD04 AD08 AE08 5B060 AA06 AA07 AA08 5B082 CA01 JA06


(54) 【発明の名称】記憶装置、メモリ管理方法及びプログラム

(57)【要約】

【課題】劣化が起きにくい記憶装置や、記憶装置の劣化 を起こしにくいメモリ管理方法を提供することである。

【解決手段】フラッシュメモリ11の記憶領域には、消 去の単位であるプロックより小さな単位であるページ毎 に物理アドレスが与えられる。CPU121は、書き込 むデータと書込先の論理アドレスとを供給されると、物 理アドレス順にインクリメントされる書き込みポインタ が示すページにこのデータを書き込み、供給された論理 アドレスをこのページに与える。このページの物理アド レス及び論理アドレスの対応関係はBPTの形でRAM 123に記憶される。読み出し時は、論理アドレスを供 給されたCPU121がBPTを検索して対応する物理 アドレスを特定し、この物理アドレスを与えられたペー ジガらデータを読み出す。ブロックのフラッシュイレー スは、空きブロック数が所定数以下になったとき行う。

【選択図】 図1



【特許請求の範囲】

【請求項1】

物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含む記憶手段と、

前記メモリプロックを構成するページの物理アドレスと、当該ページの論理アドレスとの対応付けを表すアドレス変換テーブルを記憶するテーブル記憶手段と、

前記ページのうちからユーザデータを記憶可能な状態にある空きページを特定して、特定した空きページの物理アドレスを指示する書込ポインタを記憶する書込ページポイント手段と、

書き込み対象のデータ及び論理アドレスが自己に供給されたとき、当該書き込み対象のデータを、前記書込ポインタにより指示された空きページに書き込み、当該空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう前記アドレス変換テーブルを更新する書込手段と、を備える、

ことを特徴とする記憶装置。

【請求項2】

前記書込手段は、

ユーザデータを記憶しているメモリプロックのうちからデータを消去する対象のメモリプロックを指定する消去対象指定手段と、

前記消去対象指定手段により指定されたメモリブロックに記憶されているユーザデータが有効か否がを、当該指定されたメモリブロックを構成するページ毎に判別し、有効と判別したユーザデータを他のメモリブロックに転記してから、当該指定されたメモリブロックが記憶するデータを消去する消去手段と、を備える、

ことを特徴とする請求項1に記載の記憶装置。

【請求項3】

前記書込手段は、ユーザデータを記憶していないメモリブロックの数が所定条件に満たない数になったか否かを判別する空きプロック数判別手段を備え、

前記消去対象指定手段は、ユーザデータを記憶していないメモリブロックの数が所定条件 に満たない数になったと判別されたとき、ユーザデータを記憶しているメモリブロックの うちからデータを消去する対象のメモリブロックを指定する、

ことを特徴とする請求項2に記載の記憶装置。

【請求項4】

前記書込手段は、書き込み対象のデータ及び論理アドレスが自己に供給された時点で当該論理アドレスが割り当てられていたページに、当該ページに記憶されているユーザデータが無効なユーザデータであることを示す無効フラグを追記する手段を備え、

前記消去対象指定手段は、ユーザデータを記憶しているメモリブロックであっって前記無効フラグを追記されているページを含んでいるもののうち、もっとも古いユーザデータを記憶しているメモリブロックを、データを消去する対象のメモリブロックとして指定する

ことを特徴とする請求項2又は請求項3に記載の記憶装置。

【請求項5】

前記消去手段は、前記無効フラグを追記されているページが記憶するユーザデータを、前記他のメモリプロックへと転記する対象から除外する、

ことを特徴とする請求項4に記載の記憶装置。

【請求項6】

物理アドレスは、当該物理アドレスが示すページが属するプロックを示すプロックアドレスを含んでいて、プロックアドレスはサイクリックに順位付けされており、

前記消去対象指定手段は、ユーザデータを記憶しているメモリブロックのすち、最後にデータを消去されたブロック以降で先頭のブロックアドレスを与えられているものを、データを消去する対象のメモリブロックとして指定する、

ことを特徴とする請求項2又は請求項3に記載の記憶装置。

10

20

30

40

【請求項7】

前記書込手段は、書き込み対象のデータ及び論理アドレスが自己に供給された時点で当該 論理アドレスが割り当てられていたページに、当該ページに記憶されているユーザデータ が無効なユーザデータであることを示す無効フラグを追記する手段を備え、

前記消去手段は、前記無効フラグを追記されているページが記憶するユーザデータを、前記他のメモリプロックへと転記する対象から除外する、

ことを特徴とする請求項6に記載の記憶装置。

【請求項8】

前記書込手段は、前記書き込み対象のデータを書き込んだページに、自己に供給された論理アドレスを書き込む手段を備え、

前記消去手段は、ページが記憶している論理アドレスと、前記アドレス変換テーブルにより当該ページの物理アドレスに対応付けられている論理アドレスとが一致するか否かを判別し、一致しないと判別したとき、当該ページが記憶するユーザデータを、前記他のメモリブロックへと転記する対象から除外する、

ことを特徴とする請求項2乃至請求項6のいずれか1項に記載の記憶装置。

【請求項9】

物理アドレスはサイクリックに順位付けされており、

前記書込ページポイント手段は、ユーザデータを書き込まれたページの物理アドレス以降の物理アドレスを与えられている空きページのうちの先頭の空きページを特定する、

ことを特徴とする請求項1乃至請求項8のいずれか1項に記載の記憶装置。

【請求項10】

読み出し対象のページの論理アドレスが自己に供給されたとき、前記アドレス変換テーブルに基づいて、当該論理アドレスに対応付けられた物理アドレスを特定し、特定した物理アドレスが示すページよりユーザデータを読み出して外部に出力する読出手段を備える、ことを特徴とする請求項1乃至請求項9のいずれか1項に記載の記憶装置。

【請求項11】

読み出し対象のページの論理アドレスが自己に供給されたとき、前記アドレス変換テーブルに基づいて、当該論理アドレスを与えられたページを特定し、特定したページよりユーザデータを読み出して外部に出力する読出手段を備える、

ことを特徴とする請求項1乃至請求項9のいずれか1項に記載の記憶装置。

【請求項12】

前記アドレス変換テープルは、ページの物理アドレスの上位の所定桁分と、当該ページの 論理アドレスとの対応付けを表すものであり、

前記書込手段は、前記書き込み対象のデータを書き込んだページに、自己に供給された論理アドレスを書き込む手段を備え、

前記読出手段は、読み出し対象のページの論理アドレスが自己に供給されたとき、前記アドレス変換テーブルに基づいて、当該論理アドレスに対応付けられた物理アドレスの上位の桁の値を特定し、物理アドレスの上位の桁が特定した値に一致する各ページのうち、当該読み出し対象のページの論理アドレスが書き込まれているページよりユーザデータを読み出して外部に出力する、

ことを特徴とする請求項11に記載の記憶装置。

【請求項13】

前記書込手段は、書き込み対象のデータ及び論理アドレスが自己に供給された時点で当該 論理アドレスが割り当てられていたページに、当該ページに記憶されているユーザデータ が無効なユーザデータであることを示す無効フラグを追記する手段を備え、

前記読出手段は、物理アドレスの上位の桁が特定した値に一致する各ページのうち、当該 読み出し対象のページの論理アドレスが書き込まれていて、且つ、前記無効フラグを追記 されていないページよりユーザデータを読み出して外部に出力する、

ことを特徴とする請求項12に記載の記憶装置。

【請求項14】

40

20

10

30

物理アドレスはサイクリックに順位付けされており、

前記書込ページポイント手段は、ユーザデータを書き込まれたページの物理アドレス以降の物理アドレスを与えられている空きページのうちの先頭の空きページを特定するものであり、

前記読出手段は、物理アドレスの上位の桁が特定した値に一致していて当該読み出し対象のページの論理アドレスが書き込まれているページのうち、もっとも順位の低いページよりューザデータを読み出して外部に出力する、

ことを特徴とする請求項12に記載の記憶装置。

【請求項15】

前記アドレス変換テーブルは、ページの物理アドレスの下位の所定桁分と、当該ページの 論理アドレスとの対応付けを表すものであって、論理アドレスに対応付け得る物理アドレ スの値の範囲は論理アドレス毎に定められており、

前記読出手段は、読み出し対象のページの論理アドレスが自己に供給されたとき、前記アドレス変換テーブルに基づいて、当該論理アドレスに対応付けられた物理アドレスの下位の桁の値を特定し、物理アドレスの下位の桁が特定した値に一致する各ページのうち、当該論理アドレスに対応付け得る範囲内の物理アドレスを与えられているページよりユーザデータを読み出して外部に出力する、

ことを特徴とする請求項11に記載の記憶装置。

【請求項16】

前記テープル記憶手段は、前記アドレス変換テープルを記憶する不揮発性メモリより構成 されている、

ことを特徴とする請求項1乃至請求項15に記載の記憶装置。

【請求項17】

前記テープル記憶手段は、前記アドレス変換テープルを記憶する前記ページより構成されており、

前記書込手段は、当該ページから前記アドレス変換テーブルの少なくとも一部を読み出して、読み出した部分を、前記書込ポインタにより指示された空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう更新して、更新した当該部分を他の空きページに書き込む変換テーブル更新手段を備える、

ことを特徴とする請求項1乃至請求項15に記載の記憶装置。

【請求項18】

前記変換テープル更新手段は、

前記アドレス変換テープルを構成するデータを記憶するページの物理アドレスを表すアドレス変換テーブル格納位置リストを記憶する手段と、

記憶した当該アドレス変換テーブル格納位置リストが示す物理アドレスを与えられたページがら前記アドレス変換テーブルの少なくとも一部を読み出して、読み出した部分を、前記書込ポインタにより指示された空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう更新して、更新した当該部分を他の空きページに書き込む手段と、

記憶した当該アドレス変換テープル格納位置リストを、前記他の空きページの物理アドレスを表すよう更新する手段と、を備える、

ことを特徴とする請求項17に記載の記憶装置。

【請求項19】

前記アドレス変換テーブルを構成するデータを記憶するページの物理アドレスの上位の桁の値の範囲は予め定められており、

前記変換テープル更新手段は、

前記アドレス変換テープルを構成するデータを記憶するページの物理アドレスの下位の所定析分を表すアドレス変換テープル格納位置リストを記憶する手段と、

記憶した当該アドレス変換テーブル格納位置リストにより物理アドレスの下位の桁が特定されるページのうち、上位の桁が当該範囲にあるページから前記アドレス変換テーブルの少なくとも一部を読み出して、読み出した部分を、前記書込ポインタにより指示された空

10

20

30

40

きページの物理アドレスと当該論理アドレスとの対応付けを表すよう更新して、更新した 当該部分を他の空きページに書き込む手段と、

記憶した当該アドレス変換テープル格納位置リストを、前記他の空きページの物理アドレスを表すよう更新する手段と、を備える、

ことを特徴とする請求項17に記載の記憶装置。

【請求項20】

前記変換テーブル更新手段は、前記アドレス変換テーブルを記憶するページのすちから、自己に供給された論理アドレスと前記物理アドレスとの対応付けを表す部分を記憶するページを特定し、特定したページが記憶する部分のみを読み出して、読み出した部分を、前記書込ポインタにより指示された空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう更新して、更新した当該部分を他の空きページに書き込む、

ことを特徴とする請求項17、請求項18又は請求項19に記載の記憶装置。

【請求項21】

前記ユーザデータが記憶されていないメモリプロックを識別する情報を含む空きプロックテーブルを記憶する不揮発性メモリを更に備え、

前記書込手段は、

自己に供給された書き込み対象のデータを空きページに書き込む結果、当該空きページを含むメモリプロックから空きページが無くなったか否かを判別し、無くなったと判別したとき、当該空きページを含むメモリプロックが前記ユーザデータを記憶していることを示すように前記空きプロックテーブルを更新する手段と、

記憶するデータを前記消去手段により消去されたメモリブロックが前記ユーザデータを記憶していないことを示すように前記空きブロックテーブルを更新する手段と、を備える、ことを特徴とする請求項3乃至請求項20のいずれか1項に記載の記憶装置。

【請求項22】

ー部の前記ページは、ユーザデータが記憶されていないメモリブロックを識別する情報を含む空きプロックテーブルを記憶する空きプロックテーブル記憶手段を構成しており、 前記書込手段は、

自己に供給された書き込み対象のデータを空きページに書き込む結果、当該空きページを含むメモリブロックから空きページが無くなったか否かを判別し、無くなったと判別したとき、前記空きブロックテーブル記憶手段より前記空きブロックテーブルの少なくとも一部を読み出して、当該空きページを含むメモリブロックが前記ユーザデータを記憶していることを示すように前記空きブロックテーブルを更新して、更新後の空きブロックテーブルを前記空きブロックテーブル記憶手段に記憶させる手段と、

前記空きプロックテーブル記憶手段より前記空きプロックテーブルの少なくとも一部を読み出して、記憶するデータを前記消去手段により消去されたメモリブロックが前記ユーヴデータを記憶していないことを示すように前記空きプロックテーブルを更新して、更新後の空きプロックテーブルを前記空きプロックテーブル記憶手段に記憶させる手段と、を構える、

ことを特徴とする請求項3乃至請求項20に記載の記憶装置。

【請求項23】

前記書込手段は、前記空きプロックテーブルを構成するデータを記憶するページの物理アドレスを表す空きプロックテーブルポインタを記憶する手段を備え、記憶した当該空きプロックテーブルポインタが示す物理アドレスを与えられたページから前記空きプロックテーブルの少なくとも一部を読み出すものである、

ことを特徴とする請求項22に記載の記憶装置。

【請求項24】

前記空きプロックテープルを構成するデータを記憶するページの物理アドレスの上位の桁の値の範囲は予め定められており、

前記書込手段は、前記空きプロックテーブルを構成するデータを記憶するページの物理アドレスの下位の所定桁分を表す空きプロックテーブルポインタを記憶する手段を備え、記

20

10

30

40

憶した当該空きプロックテーブルポインタにより物理アドレスの下位の桁が特定されるページのすち、上位の桁が当該範囲にあるページから前記空きプロックテーブルの少なくとも一部を読み出すものである、

ことを特徴とする請求項22に記載の記憶装置。

【請求項25】

前記書込手段は、前記空きプロックテーブルを記憶するページのうちから、前記空きプロックテーブルのうち更新すべき部分を記憶するページを特定し、特定したページが記憶する部分のみを読み出すものである、

ことを特徴とする請求項22、請求項23又は請求項24に記載の記憶装置。

【請求項26】

物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを 管理するためのメモリ管理方法であって、

前記メモリブロックを構成するページの物理アドレスと、当該ページの論理アドレスとの対応付けを表すアドレス変換テーブルを記憶するテーブル記憶ステップと、

前記ページのすちからユーザデータを記憶可能な状態にある空きページを特定して、特定した空きページの物理アドレスを指示する書込ポインタを記憶する書込ページポイントステップと、

書き込み対象のデータ及び論理アドレスが供給されたとき、当該書き込み対象のデータを、前記書込ポインタにより指示された空きページに書き込み、当該空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう前記アドレス変換テーブルを更新する書込ステップと、を含む、

ことを特徴とするメモリ管理方法。

【請求項27】

前記書込ステップは、

ユーザデータを記憶しているメモリブロックのうちからデータを消去する対象のメモリブロックを指定する消去対象指定ステップと、

前記消去対象指定ステップで指定されたメモリブロックに記憶されているユーザデータが有効か否がを、当該指定されたメモリブロックを構成するページ毎に判別し、有効と判別したユーザデータを他のメモリブロックに転記してから、当該指定されたメモリブロックが記憶するデータを消去する消去ステップと、を含む、

ことを特徴とする請求項26に記載のメモリ管理方法。

【請求項28】

前記書込ステップは、ユーザデータを記憶していないメモリプロックの数が所定条件に満たない数になったか否かを判別する空きプロック数判別ステップを含み、

前記消去対象指定ステップでは、ユーザデータを記憶していないメモリブロックの数が所定条件に満たない数になったと判別されたとき、ユーザデータを記憶しているメモリブロックのすちからデータを消去する対象のメモリブロックを指定する、

ことを特徴とする請求項27に記載のメモリ管理方法。

【請求項29】

物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを 含む記憶手段に接続されたコンピュータを、

前記メモリブロックを構成するページの物理アドレスと、当該ページの論理アドレスとの対応付けを表すアドレス変換テーブルを記憶するテーブル記憶手段と、

前記ページのうちからユーザデータを記憶可能な状態にある空きページを特定して、特定した空きページの物理アドレスを指示する書込ポインタを記憶する書込ページポイント手段と、

書き込み対象のデータ及び論理アドレスが自己に供給されたとき、当該書き込み対象のデータを、前記書込ポインタにより指示された空きページに書き込み、当該空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう前記アドレス変換テーブルを更新する書込手段と、

10

20

30

40

して機能させるためのプログラム。

【請求項30】

前記書込手段は、

ユーザデータを記憶しているメモリブロックのうちからデータを消去する対象のメモリブロックを指定する消去対象指定手段と、

前記消去対象指定手段により指定されたメモリブロックに記憶されているユーザデータが有効か否がを、当該指定されたメモリブロックを構成するページ毎に判別し、有効と判別したユーザデータを他のメモリブロックに転記してから、当該指定されたメモリブロックが記憶するデータを消去する消去手段と、を備える、

ことを特徴とする請求項29に記載のプログラム。

【請求項31】

前記書込手段は、ユーザデータを記憶していないメモリブロックの数が所定条件に満たない数になったか否かを判別する空きプロック数判別手段を備え、

前記消去対象指定手段は、ユーザデータを記憶していないメモリブロックの数が所定条件 に満たない数になったと判別されたとき、ユーザデータを記憶しているメモリブロックの すちからデータを消去する対象のメモリブロックを指定する、

ことを特徴とする請求項30に記載のプログラム。

【発明の詳細な説明】

 $[0 \ 0 \ 0 \ 1]$

【発明の属する技術分野】

本発明は、記憶装置、メモリ管理方法及びプログラムに関し、特に、ブロック消去型の記憶装置、プロック消去型の記憶装置の記憶領域を管理するメモリ管理方法及びプログラムに関する。

[0002]

【従来の技術】

コンピュータ等によりアクセス(データの読み書き及び消去)可能な記録媒体として、EEPROM(EIectrically Erasable/Pro9ramable Read Only Memory)フラッシュメモリが用いられている。

フラッシュメモリは、データの消去が、所定の記憶容量の単位(一般に「プロック」と呼ばれる)で行われる。

[00003]

フラッシュメモリのすち、特にNAND型のものは、データの記憶が正常に行えない不良プロックの発生を製造段階で十分に防止することが困難である。このため、従来より、各プロックに割り当てられる物理アドレスとは別個の連続した論理アドレスを正常なプロックに動的に割り当て、論理アドレスとの対応関係を表すアドレス変換テーブルを作成して、アドレスが不連続となることによる外部からのアクセス手順の複雑化を回避している(例えば、特許文献 1 参照)。

[0004]

【特許文献1】

国際公開第98/30239号パンフレット

[00005]

物理アドレスの割り当てはプロック単位で行われ、論理アドレスからページを特定する場合は、論理アドレスに対応付けられた物理アドレスに加え、プロック内でのページの順位を示すページアドレスを併用して、ページを特定している。(なお、同一プロック内では先頭のセクタから順にデータを格納していくものとすれば、連続して供給されるデータ(例えば、1個のファイルを構成するデータ)は、同一プロック内の連続したページに格納される。)従って、データを書き換える際には、書き換える対象のデータが格納されるページの、プロック内での順位がそのまま保たれるように配慮する必要がある。

[00006]

具体的には、書き換える対象のデータを格納する転記元のブロックから、書き換えの対象

10

20

30

40

20

30

50

でないデータを、転記先の空きプロックへと、データの順序が保たれるようにして転記する。つまり、nをページの順位として、転記元のプロックのn番目のページにあったデータは転記先のn番目のページに転記する。また、書き換えの対象であるデータは、書き換え後のデータが書き換え前のデータの順序を保つようにして書き換える。つまり、mをページの順位として、転記元のプロックのm番目のページにあったデータを書き換えたデータを、転記先のm番目のページに転記する。そして、転記元のプロックをフラッシュイレースする(すなわち、記憶内容を消去する)、という操作を行う。

- [0007]
- 【発明が解決しようとする課題】

しかし、このような操作を行うと、データ量が 1 プロック分の記憶容量に比べて非常に小さなファイルを書き換える場合には、このファイルと無関係なデータを格納するページや、データを格納していない空きページを大量に含んだプロックがフラッシュイレースされる。

[0008]

NAND型のフラッシュメモリは、大容量の構成を安価に実現できる一方、フラッシュイレースを繰り返すことにより劣化し、データの読み書きが正常にできなくなる、という特徴がある。このため、上述の操作を行うと、少量のデータの書き換えのために効率の惡いフラッシュイレースが頻繁に行われることになり、フラッシュメモリの劣化が早まる。

[0009]

特に、OS(OPeratin9 System)が、ハードディスク装置やフレキシブルディスクの記憶内容を管理するのと同様の手法でフラッシュメモリの記憶内容を管理する場合には、OSが管理する各データとこれらデータが記憶されている論理アドレスとの対応関係を示すFAT(File Allocation Table)等がフラッシュメモリに書き込まれ、頻繁に更新される。FATのデータ量は、通常、1プロック分の記憶容量に比べて非常に小さいので、FATの書き換えに伴って、効率の惡いフラッシュイレースが頻繁に行われる。

 $[0 \ 0 \ 1 \ 0 \]$

この発明は上記実状に鑑みてなされたもので、劣化が起きにくい記憶装置や、記憶装置の 劣化を起こしにくいメモリ管理方法を提供することを目的とする。

[0011]

【課題を解決するための手段】

上記目的を達成するため、本発明の第1の観点に係る記憶装置は、

物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含む記憶手段と、

前記メモリプロックを構成するページの物理アドレスと、当該ページの論理アドレスとの対応付けを表すアドレス変換テーブルを記憶するテーブル記憶手段と、

前記ページのうちからユーザデータを記憶可能な状態にある空きページを特定して、特定した空きページの物理アドレスを指示する書込ポインタを記憶する書込ページポイント手段と、

書き込み対象のデータ及び論理アドレスが自己に供給されたとき、当該書き込み対象のデ 40 ータを、前記書込ポインタにより指示された空きページに書き込み、当該空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう前記アドレス変換テーブルを更新する書込手段と、を備える、

ことを特徴とする。

[0012]

このような記憶装置によれば、ユーザデータの書き込みはページ単位で行われるので、ユーザデータを書き込む毎に新たな空きプロック(ユーザデータを記憶していないプロック)を探索して書き込むという操作が不要になる。従って、ユーザデータの書き込みが古いデータの消去を伴う場合(具体的には、ユーザデータの書き換えを行う場合)でも、メモリプロックの効率の惡いフラッシュイレースが行われずに済み、記憶装置の劣化が起きに

20

30

40

50

< 11.

[0013]

前記書込手段は、例えば、

ユーザデータを記憶しているメモリブロックのうちからデータを消去する対象のメモリブ ロックを指定する消去対象指定手段と、

前記消去対象指定手段により指定されたメモリブロックに記憶されているユーザデータが有効か否かを、当該指定されたメモリブロックを構成するページ毎に判別し、有効と判別したユーザデータを他のメモリブロックに転記してから、当該指定されたメモリブロックが記憶するデータを消去する消去手段と、

を構えることにより、古いデータの消去を伴うユーザデータの書き込みを行えばよい。

[0014]

前記書込手段は、ユーザデータを記憶していないメモリブロックの数が所定条件に満たない数になったか否かを判別する空きブロック数判別手段を備えているものとし、この場合、前記消去対象指定手段は、ユーザデータを記憶していないメモリブロックの数が所定条件に満たない数になったと判別されたとき、ユーザデータを記憶しているメモリブロックのうちからデータを消去する対象のメモリブロックを指定するものとすれば、空きブロックの数が十分にあるうちはデータの消去を行わないので、無用のフラッシュイレースが避けられる。

[0015]

前記書込手段は、書き込み対象のデータ及び論理アドレスが自己に供給された時点で当該 論理アドレスが割り当てられていたページに、当該ページに記憶されているユーザデータ が無効なユーザデータであることを示す無効フラグを追記する手段を備え、

前記消去対象指定手段は、ユーザデータを記憶しているメモリブロックであって前記無効フラグを追記されているページを含んでいるもののうちもっとも古いユーザデータを記憶しているメモリプロックを、データを消去する対象のメモリプロックとして指定するものとすれば、各メモリプロックがフラッシュイレースされる頻度が均等になる。従って、特定のメモリプロックが集中的に劣化することにより記憶装置全体の寿命が短くなる、ということが防止される。

前記消去手段は、例えば、前記無効フラグを追記されているページが記憶するユーザデータを、前記他のメモリプロックへと転記する対象から除外するものであってよい。

[0016]

物理アドレスは、当該物理アドレスが示すページが属するプロックを示すプロックアドレスを含んでいて、プロックアドレスはサイクリックに順位付けされていてもよい。この場合、前記消去対象指定手段は、ユーザデータを記憶しているメモリプロックのうち、最後にデータを消去されたプロック以降で先頭のプロックアドレスを与えられているものを、データを消去する対象のメモリプロックとして指定するものとすれば、メモリプロックはプロックアドレス順にフラッシュイレースされ、各メモリプロックのフラッシュイレースの頻度が均等になる。

[0017]

前記書込手段は、書き込み対象のデータ及び論理アドレスが自己に供給された時点で当該論理アドレスが割り当てられていたページに、当該ページに記憶されているユーザデータが無効なユーザデータであることを示す無効フラグを追記する手段を構えていてもよい。この場合、前記消去手段は、前記無効フラグを追記されているページが記憶するユーザデータを、前記他のメモリブロックへと転記する対象から除外するものとすれば、メモリブロックがフラッシュイレースされた時点で、無効なユーザデータは記憶装置の記憶領域から消去される。

[0018]

前記書込手段は、前記書き込み対象のデータを書き込んだページに、自己に供給された論理アドレスを書き込む手段を備えていてもよい。

この場合、前記消去手段は、ページが記憶している論理アドレスと、前記アドレス変換テ

20

30

40

50

ープルにより当該ページの物理アドレスに対応付けられている論理アドレスとが一致する か否かを判別し、一致しないと判別したとき、当該ページが記憶するユーザデータを、前記他のメモリプロックへと転記する対象から除外するものとすれば、メモリプロックがフラッシュイレースされた時点で、無効なユーザデータは記憶装置の記憶領域から消去される。

[0019]

物理アドレスはサイクリックに順位付けされていてもよい。

この場合、前記書込ページポイント手段は、ユーザデータを書き込まれたページの物理アドレス以降の物理アドレスを与えられている空きページのうちの先頭の空きページを特定するものとすれば、データの書き込みは物理アドレス順に行われるので、特定のメモリブロックに書き込みが集中することが避けられ、従って、書き込みが集中したメモリブロックにフラッシュイレースの機会が集中することが避けられる。

[0020]

前記記憶装置は、例えば、読み出し対象のページの論理アドレスが自己に供給されたとき、前記アドレス変換テーブルに基づいて、当該論理アドレスに対応付けられた物理アドレスを特定し、特定した物理アドレスが示すページよりユーザデータを読み出して外部に出力する読出手段を備えるものであってもよい。

[0021]

また、前記記憶装置は、例えば、読み出し対象のページの論理アドレスが自己に供給されたとき、前記アドレス変換テーブルに基づいて、当該論理アドレスを与えられたページを特定し、特定したページよりユーザデータを読み出して外部に出力する読出手段を備えるものであってもよい。

[0022]

前記アドレス変換テーブルは、ページの物理アドレスの上位の所定桁分と、当該ページの論理アドレスとの対応付けを表すものとすれば、物理アドレスの情報量が小さくて済むため、アドレス変換テーブルを格納するための記憶領域が節約され、記憶装置全体も小型になる。

せしてこの場合、前記書込手段は、例えば、前記書き込み対象のデータを書き込んだページに、自己に供給された論理アドレスを書き込む手段を備えてもよく、

前記読出手段は、例えば、読み出し対象のページの論理アドレスが自己に供給されたとき、前記アドレス変換テーブルに基づいて、当該論理アドレスに対応付けられた物理アドレスの上位の桁の値で特定し、物理アドレスの上位の桁が特定した値に一致する各ページのうち、当該読み出し対象のページの論理アドレスが書き込まれているページよりユーザデータを読み出して外部に出力するものであればよい。

[0023]

前記書込手段は、書き込み対象のデータ及び論理アドレスが自己に供給された時点で当該論理アドレスが割り当てられていたページに、当該ページに記憶されているユーザデータが無効なユーザデータであることを示す無効フラグを追記する手段を備えていてもよい。この場合、前記読出手段は、例えば、物理アドレスの上位の桁が特定した値に一致する各ページのうち、当該読み出し対象のページの論理アドレスが書き込まれていて、且つ、前記無効フラグを追記されていないページよりユーザデータを読み出して外部に出力するものであればよい。

[0024]

物理アドレスはサイクリックに順位付けされていてもよい。

この場合、

前記書込ページポイント手段は、ユーザデータを書き込まれたページの物理アドレス以降の物理アドレスを与えられている空きページのうちの先頭の空きページを特定するものであってもよく、

前記読出手段は、物理アドレスの上位の桁が特定した値に一致していて当該読み出し対象のページの論理アドレスが書き込まれているページのうち、もっとも順位の低いページよ

20

30

40

50

リューザデータを読み出して外部に出力するものであってもより。

[0025]

前記アドレス変換テーブルは、ページの物理アドレスの下位の所定桁分と、当該ページの論理アドレスとの対応付けを表すものであって、論理アドレスに対応付け得る物理アドレスの値の範囲は論理アドレス毎に定められているものとした場合も、物理アドレスの情報量が小さくて済むため、アドレス変換テーブルを格納するための記憶領域が節約され、記憶装置全体も小型になる。

この場合、前記読出手段は、例えば、読み出し対象のページの論理アドレスが自己に供給 されたとき、前記アドレス変換テーブルに基づいて、当該論理アドレスに対応付けられた 物理アドレスの下位の析の値を特定し、物理アドレスの下位の析が特定した値に一致する 各ページのうち、当該論理アドレスに対応付け得る範囲内の物理アドレスを与えられてい るページよりユーザデータを読み出して外部に出力するものであればよい。

[0026]

前記テープル記憶手段は、前記アドレス変換テープルを記憶する不揮発性メモリより構成 されていてもよい。このような構成を有することにより、前記記憶装置は、起動するたび にアドレス変換テープルを記憶し直す必要がなくなる。

[0027]

前記テープル記憶手段は、前記アドレス変換テーブルを記憶する前記ページより構成されていてもよい。このような構成を有する場合も、前記記憶装置は、起動するたびにアドレス変換テーブルを記憶し直す必要がなくなる。

この場合、前記書込手段は、例えば、当該ページから前記アドレス変換テーブルの少なくとも一部を読み出して、読み出した部分を、前記書込ポインタにより指示された空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう更新して、更新した当該部分を他の空きページに書き込む変換テーブル更新手段を備えていればよい。

[0028]

前記変換テーブル更新手段は、前記アドレス変換テーブルを構成するデータを記憶するページの物理アドレスを表すアドレス変換テーブル格納位置リストを記憶する手段を備えていてもよい。

この場合、前記変換テーブル更新手段は、例えば、

記憶した当該アドレス変換テーブル格納位置リストが示す物理アドレスを与えられたページがら前記アドレス変換テーブルの少なくとも一部を読み出して、読み出した部分を、前記書込ポインタにより指示された空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう更新して、更新した当該部分を他の空きページに書き込む手段と、記憶した当該アドレス変換テーブル格納位置リストを、前記他の容まページの物理アドレ

記憶した当該アドレス変換テーブル格納位置リストを、前記他の空きページの物理アドレスを表すよう更新する手段と、を備えることにより、アドレス変換テーブルの参照を行えばよい。

[0029]

前記アドレス変換テーブルを構成するデータを記憶するページの物理アドレスの上位の桁の値の範囲は予め定められているものとすれば、アドレス変換テーブル格納位置リストの精報量が小さくて済むため、アドレス変換テーブル格納位置リストを格納するための記憶領域が節約され、記憶装置全体も小型になる。

この場合、前記変換テーブル更新手段は、例えば、

前記アドレス変換テーブルを構成するデータを記憶するページの物理アドレスの下位の所 定析分を表すアドレス変換テーブル格納位置リストを記憶する手段と、

記憶した当該アドレス変換テーブル格納位置リストにより物理アドレスの下位の桁が特定されるページのうち、上位の桁が当該範囲にあるページから前記アドレス変換テーブルの少なくとも一部を読み出して、読み出した部分を、前記書込ポインタにより指示された空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう更新して、更新した当該部分を他の空きページに書き込む手段と、

記 憶 し 友 当 該 ア ド レ ス 変 換 テ ー ブ ル 格 納 位 置 リ ス ト を 、 前 記 他 の 空 き ぺ ー ジ の 物 理 ア ド レ

20

30

40

50

スを表すよう更新する手段と、を構えることにより、アドレス変換テーブルの参照を行えばよい。

[0030]

前記変換テープル更新手段は、前記アドレス変換テープルを記憶するページのうちから、自己に供給された論理アドレスと前記物理アドレスとの対応付けを表す部分を記憶するページを特定し、特定したページが記憶する部分のみを読み出して、読み出した部分を、前記書込ポインタにより指示された空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう更新して、更新した当該部分を他の空きページに書き込むものであってもより。

このような構成を有していれば、アドレス変換テーブルを参照する必要が生じるたびにアドレス変換テーブルの全体を逐一読み出す、という操作が行われないので、アドレス変換テーブルへのアクセスに費やされる時間が短縮される。

[0031]

前記記憶装置は、前記ユーザデータが記憶されていないメモリブロックを識別する情報を含む空きプロックテーブルを記憶する不揮発性メモリを更に備えていてもよい。このような構成を有していれば、前記記憶装置は、起動するたびに空きプロックテーブルを再構築する必要がない。

この場合、前記書込手段は、例えば、

自己に供給された書き込み対象のデータを空きページに書き込む結果、当該空きページを含むメモリブロックから空きページが無くなったか否かを判別し、無くなったと判別したとき、当該空きページを含むメモリブロックが前記ユーザデータを記憶していることを示すように前記空きブロックテーブルを更新する手段と、

記憶するデータを前記消去手段により消去されたメモリブロックが前記ユーザデータを記憶していないことを示すように前記空きブロックテーブルを更新する手段と、を備えることにより、空きブロックテーブルの参照を行えばよい。

[0032]

一部の前記ページは、ユーザデータが記憶されていないメモリブロックを識別する情報を含む空きプロックテーブルを記憶する空きプロックテーブル記憶手段を構成していてもよい。このような構成を有する場合も、前記記憶装置は、起動するたびに空きプロックテーブルを再構築する必要がない。

この場合、前記書込手段は、例えば、

自己に供給された書き込み対象のデータを空きページに書き込む結果、当該空きページを含むメモリブロックから空きページが無くなったか否かを判別し、無くなったと判別したとき、前記空きプロックテーブル記憶手段より前記空きブロックテーブルの少なくとも一部を読み出して、当該空きページを含むメモリブロックが前記ユーザデータを記憶していることを示すように前記空きブロックテーブルを更新して、更新後の空きブロックテーブルを前記空きプロックテーブル記憶手段に記憶させる手段と、

前記空きプロックテーブル記憶手段より前記空きプロックテーブルの少なくとも一部を読み出して、記憶するデータを前記消去手段により消去されたメモリブロックが前記ユーザデータを記憶していないことを示すように前記空きプロックテーブルを更新して、更新後の空きプロックテーブルを前記空きプロックテーブル記憶手段に記憶させる手段と、を備えることにより、空きプロックテーブルの参照を行えばよい。

[0033]

前記書込手段は、前記空きプロックテーブルを構成するデータを記憶するページの物理アドレスを表す空きプロックテーブルポインタを記憶する手段を備えていてもよい。

この場合、前記書込手段は、例えば、記憶した当該空 きプロックテーブルポインタが示す物理アドレスを与えられたページがら前記空きプロックテーブルの少なくとも一部を読み出すことにより、空きプロックテーブルの参照を行えばよい。

[0034]

前記空きブロックテーブルを構成するデータを記憶するページの物理アドレスの上位の桁

20

30

50

の値の範囲は予め定められているものとすれば、空きプロックテーブルポインタの情報量が小さくて済むため、空きプロックテーブルポインタを格納するための記憶領域が節約され、記憶装置全体も小型になる。

この場合、前記書込手段は、例えば、前記空きプロックテープルを構成するデータを記憶するページの物理アドレスの下位の所定桁分を表す空きプロックテーブルポインタを記憶する手段を構え、記憶した当該空きプロックテーブルポインタにより物理アドレスの下位の桁が特定されるページのうち、上位の桁が当該範囲にあるページがら前記空きプロックテーブルの少なくとも一部を読み出すようにすることで、空きプロックテーブルの参照を行えばより。

[0035]

前記書込手段は、前記空きプロックテーブルを記憶するページのうちから、前記空きプロックテーブルのうち更新すべき部分を記憶するページを特定し、特定したページが記憶する部分のみを読み出すものであってもよい。

このような構成を有していれば、空きプロックテープルを参照する必要が生じるたびに空きプロックテープルの全体を逐一読み出す、という操作が行われないので、空きプロックテーブルへのアクセスに費やされる時間が短縮される。

[0036]

また、本発明の第2の観点に係るメモリ管理方法は、

物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを 管理するためのメモリ管理方法であって、

前記メモリプロックを構成するページの物理アドレスと、当該ページの論理アドレスとの対応付けを表すアドレス変換テーブルを記憶するテーブル記憶ステップと、

前記ページのうちからユーザデータを記憶可能な状態にある空きページを特定して、特定した空きページの物理アドレスを指示する書込ポインタを記憶する書込ページポイントステップと、

書き込み対象のデータ及び論理アドレスが供給されたとき、当該書き込み対象のデータを、前記書込ポインタにより指示された空きページに書き込み、当該空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう前記アドレス変換テーブルを更新する書込ステップと、を含む、

ことを特徴とする。

[0037]

このようなメモリ管理方法によれば、ユーザデータの書き込みはページ単位で行われるので、ユーザデータを書き込む毎に新たな空きプロック(ユーザデータを記憶していないプロック)を探索して書き込むという操作が不要になる。従って、ユーザデータの書き込みが古いデータの消去を伴う場合(具体的には、ユーザデータの書き換えを行う場合)でも、メモリプロックの効率の惡いフラッシュイレースが行われずに済み、メモリプロックを有する装置の劣化が起きにくい。

[0038]

前記書込ステップは、

ユーザデータを記憶しているメモリプロックのうちからデータを消去する対象のメモリプ 40 ロックを指定する消去対象指定ステップと、

前記消去対象指定ステップで指定されたメモリブロックに記憶されているユーザデータが有効か否がを、当該指定されたメモリブロックを構成するページ毎に判別し、有効と判別したユーザデータを他のメモリブロックに転記してから、当該指定されたメモリブロックが記憶するデータを消去する消去ステップと、

を含むことにより、古いデータの消去を伴うユーサデータの書き込みを行えばよい。

[0039]

前記書込ステップは、ユーザデータを記憶していないメモリブロックの数が所定条件に満たない数になったか否かを判別する空きブロック数判別ステップを含み、前記消去対象指定ステップでは、ユーザデータを記憶していないメモリブロックの数が所定条件に満たな

20

30

40

50

い数になったと判別されたとき、ユーザデータを記憶しているメモリブロックのうちから データを消去する対象のメモリブロックを指定するものとすれば、空きブロックの数が十 分にあるうちはデータの消去が行われないので、無用のフラッシュイレースが避けられる

[0040]

また、本発明の第3の観点に係るプログラムは、

物理アドレスを割り当てられた、ユーザデータを記憶するための複数のメモリブロックを含む記憶手段に接続されたコンピュータを、

前記メモリブロックを構成するページの物理アドレスと、当該ページの論理アドレスとの対応付けを表すアドレス変換テーブルを記憶するテーブル記憶手段と、

前記ページのすちからユーザデータを記憶可能な状態にある空きページを特定して、特定した空きページの物理アドレスを指示する書込ポインタを記憶する書込ページポイント手段と、

書き込み対象のデータ及び論理アドレスが自己に供給されたとき、当該書き込み対象のデータを、前記書込ポインタにより指示された空きページに書き込み、当該空きページの物理アドレスと当該論理アドレスとの対応付けを表すよう前記アドレス変換テーブルを更新する書込手段と、

して機能させるためのものであることを特徴とする。

[0041]

このようなプログラムを実行するコンピュータによれば、ユーザデータの書き込みはページ単位で行われるので、ユーザデータを書き込む毎に新たな空きプロック(ユーザデータを記憶していないプロック)を探索して書き込むという操作が不要になる。従って、ユーザデータの書き込みが古いデータの消去を伴う場合(具体的には、ユーザデータの書き換えを行う場合)でも、メモリプロックの効率の惡いフラッシュイレースが行われずに済み、記憶装置の劣化が起きにくい。

[0042]

前記書込手段は、例えば、

ユーザデータを記憶しているメモリブロックのうちからデータを消去する対象のメモリブロックを指定する消去対象指定手段と、

前記消去対象指定手段により指定されたメモリブロックに記憶されているユーザデータが有効か否がを、当該指定されたメモリブロックを構成するページ毎に判別し、有効と判別したユーザデータを他のメモリブロックに転記してから、当該指定されたメモリブロックが記憶するデータを消去する消去手段と、

を備えることにより、古いデータの消去を伴うユーサデータの書き込みを行えばよい。

[0043]

前記書込手段は、ユーザデータを記憶していないメモリブロックの数が所定条件に満たない数になったが否かを判別する空きブロック数判別手段を構え、前記消去対象指定手段は、ユーザデータを記憶していないメモリブロックの数が所定条件に満たない数になったと判別されたとき、ユーザデータを記憶しているメモリブロックのうちからデータを消去する対象のメモリブロックを指定するものとすれば、空きブロックの数が十分にあるうちはデータの消去を行わないので、無用のフラッシュイレースが避けられる。

[0044]

【発明の実施の形態】

以下、この発明の実施の形態を、フラッシュメモリを備えた記憶システムを例とし、図面を参照して説明する。

[0045]

図1は、この発明の実施の形態にかかる記憶システムの物理的構成を示すプロック図である。

図示するように、この記憶システムは、メモリユニット1と、コンピュータ2とから構成 されている。メモリユニット1は、コンピュータ2が備えるスロットを介して、コンピュ

20

30

40

50

- タ2に着脱可能に装着されている。
- コンピュータ 2 が 備えるスロットは、 例えば、 P C M C I A バスを中継するための P C M C I A スロットからなる。
- [0046]

メモリュニット1は、フラッシュメモリ11及びコントローラ12からなる。

[0047]

フラッシュメモリ11は、例えば、EEPROM(EIectrically Erasable/Pro9ramable Read Only Memory)等の記憶装置からなる。フラッシュメモリ11は、コントローラ12が行うアクセスに応答し、コンピュータ2から供給されたデータの記憶と、記憶しているデータのコンピュータ2への供給と、記憶しているデータの消去とを行う。

[0048]

フラッシュメモリ11が有する記憶領域は、例えば図2に示すように524288個のページからなり、各々のページは528パイトの記憶容量を有する。各ページに含まれるメモリセルには、連続的に0から527までの番地が与えられている。

[0049]

各ページは、図示するように、先頭から 5 1 2 バイトの領域を占めるデータ領域と、末尾 1 6 バイトを占める冗長部とから構成される。

データ領域には、ユーザデータ(コンピュータ2から供給され書き込まれるデータや、コンピュータ2に供給される対象となるデータ)が格納される。

冗長部には、この冗長部と同じページに属するデータ領域に格納されているユーザデータの内容が破壊されていないことを確認するためのECC(エラー訂正コード)や、不良プロックフラグが格納される。

[0050]

不良ブロックフラグは、この不良ブロックフラグが格納されているページが属するプロック(後述)が、データを正常に格納可能なブロック(良品ブロック)であるか、良品プロックでないブロックすなわち不良ブロックであって、フラッシュメモリ11の製造者等によって出荷前に不良と判断されたブロック(初期不良プロック)であるか、不良ブロックであって、フラッシュメモリ11の使用中にデータの正常な格納ができないと判断されたブロック(後発不良ブロック)であるか、を示すデータである。

[0051]

なお、良品プロックを表している不良プロックフラグは、後発不良プロックを示す値を上書きすることで、後発不良プロックを表すように更新できるものとする。

NAND型のフラッシュメモリは、値"1"を格納するメモリセルに値"0"を上書きすることが可能である。(値"0"を格納するメモリセルに値"1"を上書きすることはできず、当該メモリセルを含むプロックをいったんフラッシュイレース(後述)する必要がある。)

このため、例えば、フラッシュメモリ11がNAND型のフラッシュメモリより構成されており、不良プロックフラグが1パイト(8ピット)のデータより構成されているとした場合は、この8ピットのデータのうち値 "0"を表すピットが1個以下であるときプロックが良品プロックであることを示し、2個以上6個以下であるときは後発不良プロックであることを示すものとすれば、良品プロックを表している不良プロックフラグは、後発不良プロックを示す値を上書きすることで、後発不良プロックを表すように更新でき、この不良プロックフラグを格納するプロックをフラッシュイレースする操作は不要となる。

[0052]

また、データ領域に格納されているユーザデータが無効なデータである場合(たとえば、このデータを更新したものがフラッシュメモリ11の他のデータ領域に格納された場合)、このデータ領域と同じページに属する冗長部には、このデータが無効なデータであることを示す旧データフラグが、後述する処理により格納される。

20

30

40

50

[0053]

せして、各ページは、先頭から64ページ単位で1つのブロックを構成する。各ブロックは32キロバイトの記憶容量を有し、記憶領域全体は、8192個のブロックから構成され、先頭から連続的に0から8191までの物理ブロックアドレスを与えられている。各々のブロックに属する各ページには、連続的に0から63までのページアドレスが付与されている。

[0054]

また、各々のページの冗長部には、当該ページに与えられている論理アドレスの値が格納 される。論理アドレスは、フラッシュメモリ11が後述する動作により読み書きされると きに、コントローラ12により、データ読み書きの単位として認識される単位である。

[0055]

ページの論理アドレスは、例えば、当該ページが属するブロックを示す上位の析(論理ブロックアドレス)と、当該ブロック内での当該ページの位置を示す下位の析(ページアドレス)とからなっている。論理アドレスの総数は、フラッシュメモリ11が物理的に構えるページの総数より小さい所定量、例えば512000個である。

[0056]

フラッシュメモリ11は、メモリユニット1のコントローラ12より、特定のプロックのデータを消去するよう指示されると、当該プロックに含まれるすべてのメモリセルの記憶内容をフラッシュイレースする(具体的には、例えばフラッシュメモリ11がNAND型のフラッシュメモリがらなる場合は、各メモリセルの記憶値を"1"とする)。

[0057]

また、フラッシュメモリ11のデータ領域には、ディレクトリと、FAT(File A IIocation Table)と、書き込みポインタ初期値とが格納され、後述する 処理によって更新される。

[0058]

ディレクトリ、FAT及び書き込みポインタ初期値が格納されるページには、所定の条件に合致する論理アドレスが付される。具体的には、例えば、論理アドレスとして先頭の4096個のアドレス(すなわち、00000k以上00FFFk以下のアドレス)が付される。

[0059]

図 3 は、ディレクトリ、FAT及び論理プロックアドレスの相互の対応関係を示す図である。図示するように、ディレクトリ及びFATが記憶されたページの論理アドレスは、例えば、CPU121が記憶する(あるいはCPU121がRAM123に記憶させる)ディレクトリポインタによって示されている。

[0060]

ディレクトリは、フラッシュメモリ11内に記憶されているファイル(すなわち、一括して扱う対象としてコンピュータ2が指定するデータの集合)のファイル名と、そのファイルの先頭部分が記憶されている論理アドレスとを示すテーブルである。

[0061]

FATは、フラッシュメモリ11の記憶領域内でのファイルの配置を示すテーブルであり、ファイルが1つのページ内に収まらないとき、図3に示すように、後続の部分を記憶するページの論理アドレスをそれぞれ示すものである。ファイルの最終部分が記憶されているページの論理アドレスは、図3に示すように、終了コード(EC)を付されることによって、そのページアドレスが最終部分を表すものであることが示される。

[0062]

書き込みポインタ初期値は、CPU121がユーザデータを書き込むべきページを指し示す変数である後述の書き込みポインタの最新の値を表すものであり、この記憶システムが起動後最初にフラッシュメモリ11へのユーザデータの書き込みにおいてユーザデータを書き込むべきページを指定するものとなる。

[0063]

30

40

50

[0064]

CPU121は、ROM122、RAM123及びフラッシュメモリ11に接続されており、また、コンピュータ2が備えるPCMCIAスロットを介してコンピュータ2に着脱可能に接続されている。

[0065]

CPU121は、コントローラ12の製造者等によって予めROM122に格納されてい 103プログラムの処理に従って、後述する処理を行う。

せして、CPU121は、アクセス装置を構成するコンピュータ2から供給される命令を取得すると、その命令を実行する。CPU121が実行する命令には、フラッシュメモリ11にアクセスする命令が含まれる。

[0066]

RAM128が有する記憶領域は、CPU121の作業領域として用いられ、また、この記憶領域は退避用メモリ領域を含んでおり、更に、CPU121が後述する処理により作成するBSI(Block Search Index)及びBPT(Block POinter Table)と、書き込みポインタとを格納する。

[0067]

退避用メモリ領域は、後述するデータ書き込みの処理において、書き込みを行う対象のページを含むプロックに格納されているデータを一時的に格納するための記憶領域である。

[0068]

BSIは、フラッシュメモリ11の記憶領域に含まれる各プロックのうちどれが空きプロック(すなわち、フラッシュイレースされユーザデータを記憶していない状態にあるプロック)であるかを特定する情報を格納する。BSIは、コントローラ12の後述する処理に従って作成及び更新される。

[0069]

フラッシュメモリ11のプロックの総数が8192個であるときのBSIの構造の一例を図4に示す。図示するように、BSIは1キロバイトのデータからなり、先頭のビットから順に、先頭のプロックから8192個目のプロックまで順に1対1に対応付けられており、対応付けられたプロックが空きプロックであるとき "1"、空きプロックでないとき "0"を格納する。

[0070]

BPTは、各々のページについて、当該ページの論理アドレスと、物理アドレスとの対応関係を示す情報を格納するものである。BPTは、CPU121による後述の処理に従って作成あるいは更新される。

[0071]

BPTは、具体的には、例えば図5に示すデータ構造を有する。

すなわち、BPTは、例えばRAM123の記憶領域中の所定の論理的位置を占め、各々の論理アドレスに対応付けられた物理アドレスを記憶するための記憶領域を備える。そして、論理アドレスの総数が512000個であるとした場合、例えば、図示するように、 先頭から19ビット毎に付されたアドレスが01000k~7DFFFkである、合計1216000パイトの記憶領域を備えていればよい。

[0072]

BPTが図5に示すデータ構造を有するとした場合、BPTを形成する記憶領域に付された各々のアドレスは、論理アドレスと所定のオフセット値との和に等しい。(図5は、オフセット値が"1000ん"である場合を例示するものである。)

せして、各々のアドレスを付された19ピットの記憶領域に格納されている内容は、当該 アドレスが示す論理アドレスに対応付けられているページの物理アドレス (物理プロック

20

30

50

アドレス及びページアドレスの組)を表す。

[0073]

具体的には、例えば図5に示すように、アドレス1001kを付された記憶領域に値"0A10Fk"(2進数"00010100001100001111")が格納されており、オフセット値が1000kであるとする。この場合は、物理アドレスが0A10Fk(物理プロックアドレスが"0284k"で、ページアドレスが"0Fk")であるページには、論理アドレスとして0001kが対応付けられている。

[0074]

ただし、各々のアドレスを付された記憶領域に格納されている内容が所定の値を表す場合 (例えば、図示するように、物理アドレスの値"7FFFFL"を表す場合)は、その値 を格納している記憶領域のアドレスが示す論理アドレスには、物理アドレスが対応付けら れていないことを表す。

[0075]

書き込みポインタは、CPU121がユーザデータを書き込むべきページを指定する変数(ポインタ)であり、具体的には、該当するページの物理アドレスを示しているものである。書き込みポインタの値は、後述する処理に従って更新される。

[0076]

コンピュータ2はパーソナルコンピュータ等からなり、PCMCIAスロットを備え、OS及びドライバを表すプログラムデータを記憶し、電源投入後、OSを実行する。そして、PCMCIAスロットにメモリュニット1が装着されたことを検知すると、OSの処理に従ってドライバを起動する。

[0077]

ドライバの処理を行すコンピュータとは、コントローラ12に上述の命令を供給したり、フラッシュメモリ11に書き込む対象のデータを供給して、CPU121に、フラッシュメモリ11へのアクセスを行わせる。そして、自らが供給した命令に従ってCPU121がフラッシュメモリ11から読み出して自らに供給したデータを、CPU121より取得する。

[0078]

(動作)

次に、この記憶システムの動作を、図6~図10を参照して説明する。

図 6 は、初期処理を示すフローチャートである。

図7は、データ読み出しの処理を示すフローチャートである。

図8は、データ書き込みの処理を示すフローチャートである。

図9は、ディレクトリ及びFAT更新の処理を示すフローチャートである。

図10は、空きプロック確保の処理を示すフローチャートである。

[0079]

(初期処理)

この記憶システムが起動すると、メモリュニット1のコントローラ12のCPU121は、図6に示す初期処理を実行する。

初期処理を開始すると、CPU121は、RAM123の記憶領域のうち、BPT及びB 40 SIを格納する部分の初期化を行う(図6、ステップS101)。

[080]

ステップS101でCPU121は、具体的には、RAM123の記憶領域のすちBPTを格納する部分について、上述のアドレスが示す各19ピットの区画に、物理アドレスが対応付けられていないことを示す所定の値(例えば、上述の値"7FFFFん")を書き込む。また、BSIを格納する部分のピットの論理値を、すべて"0"とする。

[0081]

次に、CPU121は、フラッシュメモリ11の、冗長部にあるデータを未だ読み出されていないプロックのうちから、最も物理プロックアドレスが若いものを特定し、特定されたプロックに属する各ページの冗長部に格納されているデータをすべて読み出す(ステッ

20

30

40

50

プ 8 1 0 2)。

[0082]

次に、CPU121は、ステップS102で読み出したデータに基づき、ステップS102でデータを読み出したプロックが空きプロックであるか否かを判別する(ステップS103)。具体的には、例えば、ステップS102で読み出したデータが、所定の形式の空きプロックコードを含んでいるか否かを判別する。そして、空きプロックでないと判別すると、CPU121は、処理をステップS105に移す。

[0083]

ー方、このプロックが空きプロックであるとステップ S 1 0 8 で判別すると、CPU121は、このプロックを示す物理プロックアドレスから、B 8 I のうちこのプロックの状態を示すピットがRAM128の記憶領域中で占める位置を算出する。そして、位置を算出したピットの論理値を"1"に書き換える(ステップ S 1 0 4)。ステップ S 1 0 4 の処理を終えると、CPU121は処理をステップ S 1 0 6 に移す。

[0084]

一方、ステップ S 1 0 5 で、C P U 1 2 1 は、フラッシュメモリ 1 1 から読み出した論理アドレスを読み出した各々のページの物理アドレスを R A M 1 2 3 の記憶領域に書き込む。ステップ S 1 0 5 で C P U 1 2 1 がページの物理アドレスを書き込む論理的位置は、このページがら読み出した論理アドレスに相当するアドレスを付された部分とする。これにより、BPTに、物理アドレスと論理アドレスとの対応付けを示す新たな情報が追加される。

[0085]

せして、CPU121は、フラッシュメモリ11の同一のプロックから読み出したすべての論理アドレスについてステップ8105の処理を終えると、処理をステップ8106に移す。

[0086]

ステップ S 1 0 6 で、CPU121は、ステップ S 1 0 2 で冗長部に格納されているデータを読みとられたプロックの次のプロックが存在するか否かを判別する。そして、存在すると判別すると処理をステップ S 1 0 7 に移す。

[0087]

ステップS107でCPU121は、書き込みポインタ初期値が格納されているページにアクセスして書き込みポインタ初期値を読み出し、RAM123に記憶させ、初期処理を終了する。

以上説明した初期処理により、BSI及びBPTが作成され、書き込みポインタの初期値が特定される。

[0088]

(データ読み出しの処理)

初期処理が終了すると、メモリユニット1のCPU121は、コンピュータ2より、フラッシュメモリ11へのアクセスの指示を受け付ける。

コンピュータ2は、CPU121にフラッシュメモリ11からのデータの読み出しを指示するときは、まず、ディレクトリ及びFATを読み出すため、読み出しを指示する命令と、ディレクトリ及びFATが記憶されている各ページの論理アドレスを、CPU121に供給する(図7、ステップS201)。

[0089]

データの読み出しを指示する命令と、論理アドレスとを供給されたCPU121は、論理アドレスをキーとしてBPTを検索し、ディレクトリ及びFATが記憶されている各ページの物理アドレスを索出し、索出した物理アドレスが示す各ページより、ディレクトリやFATを構成するデータを読み出して、コンピュータ2に供給する(ステップS2O2)。コンピュータ2は、CPU121から供給されたディレクトリ及びFATを一時記憶する。

20

30

40

50

[0090]

次に、コンピュータ2は、読み出す対象のデータを含むファイルのファイル名を有するファイルの内容が格納されている先頭のページの論理アドレスを索出するため、このファイル名をキーとして、CPU121より供給されー時記憶したディレクトリを検索する(ステップS203)。

[0091]

次に、コンピュータ2は、ステップ8208で索出した論理アドレスをキーとして、CPU121から供給されたFATを検索し、ディレクトリから論理アドレスを索出されたページに後続するページの論理アドレスがあればすべて索出して、該当するページが連続する順序を特定する(ステップ8204)。

[0092]

せして、コンピュータ2は、ステップ8208及び8204で索出されたページの記憶内容を読み出すため、読み出しを指示する命令と、ユーザデータを読み出すべきページ(つまり、ステップ8208及び8204で索出されたページで未だデータを読み出されていないページのすちの先頭のページ)の論理アドレスとを、CPU121に供給する(ステップ8205)。

[0093]

CPU121は、ステップS205で読み出しを指示する命令及び論理アドレスを供給されると、RAM123にアクセスし、ステップS205でコンピュータ2より供給された論理アドレスをキーとしてBPTを検索して、この論理アドレスに対応付けられた物理アドレスがあるかを判別する(ステップS206)。

せして、該当する物理アドレスがないと判別すると、СР U 1 2 1 は、所定のエラーメッセージ(例えば、所定値"FFh")をコンピュータ 2 に供給して(ステップ S 2 0 7)、データ読み出しの処理を終了(異常終了)する。

[0094]

一方、該当する物理アドレスがあると判別すると、CPU121は、この物理アドレスが示すページよりデータを読み出す(ステップS208)。そして、読み出したデータのうちデータ領域に格納されていたデータに基づいてECCを生成し、生成したECCと、読み出したデータのうち冗長部に格納されていたECCとに基づいて、データ領域に格納されていたデータが正しく読み出されたか否かを判別する(ステップS209)。

[0095]

ステップS209で、正しく読み出されたと判別すると、CPU121は、データ領域に格納されていたデータをコンピュータ2に供給する(ステップS210)。

[0096]

正しく読み出されていないと判別すると、CPU121は、データ領域に格納されていたデータを正しい内容へと訂正することが可能か否かを、冗長部に格納されていたECC等に基づいて判別する(ステップS211)。そして、復元が可能であると判別すると、データ領域に格納されていたデータを訂正してコンピュータ2に供給する(ステップS212)。

[0097]

ステップ S 2 1 1 で、訂正ができないと判別すると、訂正できない当該データを読み出したページの冗長部(又は、このページと同じプロック内の他の任意のページの冗長部)に格納されている不良プロックフラグを、後発不良プロックを表す値へと上書き更新し、データの読み取りに失敗したことをコンピュータ 2 に通知する(ステップ S 2 1 3)。コンピュータは、この通知を受けると、データ読み出しの処理を中断(異常終了)する。

[0098]

一方、コンピュータ2は、ステップS210又はS212でCPU121より読み出し対象のデータを供給されると、ユーザデータを読み出すべきページが残っているか否かを判別する(ステップS214)。そして、該当するページが残っていると判別したときは処理をステップS205に戻し、残っていないと判別したときは処理を終了する。

20

30

40

50

[0099]

以上説明したステップ S 2 0 1 ~ S 2 1 4 の処理により、フラッシュメモリ 1 1 よりデータが読み出され、コンピュータ 2 へと供給される。

[0100]

(データ書き込みの処理)

また、フラッシュメモリ11へのデータの書き込みを行う場合、まず、コンピュータ2は、ディレクトリ及びFATを読み出すため、上述のステップS201と同様に、読み出しを指示する命令と、ディレクトリ及びFATが記憶されている各ページの論理アドレスを、CPU121に供給する(図8、ステップS301)。ただし、既にデータの読み出し等のためにディレクトリ及びFATを一時記憶している場合はステップS301の処理を省略し、ステップS303から処理を始める。

[0101]

データの読み出しを指示する命令及び論理アドレスを供給されたCPU121は、上述のステップ8202と実質的に同一の処理を行うことによりディレクトリ及びFATを読み出して、コンピュータ2に供給する(ステップ8302)。コンピュータ2は、CPU121から供給されたディレクトリ及びFATを一時記憶する。

[0102]

次に、コンピュータ2は、フラッシュメモリ11に書き込む対象のファイルのファイル名をキーとして、CPU121より供給されたディレクトリを検索し、そのファイル名がディレクトリに格納されているか否かを判別する(ステップ8303)そして、格納されていないと判別したときは、処理を後述のステップ8305に移す。

[0103]

一方、格納されていると判別したとき、コンピュータ2は、ステップ8808での検索により索出したファイル名に対応付けられている論理アドレスをキーとして、CPU121から供給されたFATを検索し、このファイル名が示すデータを格納する各ページの論理アドレスを索出して一時記憶し(ステップ8804)、処理をステップ8805に移す。

[0 1 0 4]

ステップ S 3 0 5 で、コンピュータ 2 は、後述するステップ S 3 0 6 及び S 3 1 3 で C P U 1 2 1 に供給すべきデータを決定する。

具体的には、ステップ S 3 0 5 でコンピュータ 2 は、例えばまず、書き込み対象のファイルの書き込みが完了しているか否かを判別し、完了していないと判別した場合は、書き込み対象のファイルに含まれるデータのうちフラッシュメモリ 1 1 にまだ書き込まれていない 1 ページ分のデータをステップ S 3 1 3 で供給することと決定し、また、このデータを格納するページの論理アドレス(書込先の論理アドレス)をステップ S 3 0 6 で供給することと決定する。

一方、書き込み対象のファイルの書き込みが完了していると判別した場合は、自己が一時記憶しているディレクトリ及びFATをフラッシュメモリに書き込んだか否かを判別する。やして、書き込みを終えていないと判別した場合は、自己が一時記憶するディレクトリ及びFATを構成するデータ1ページ分をステップ8313で供給することと決定し、また、ディレクトリ及びFATを格納するページの論理アドレス(書込先の論理アドレス)をステップ8306で供給することと決定する。

また、ディレクトリ及びFATの書き込みも完了していると判別した場合は、書き込みの 完了を通知する所定のデータをステップS306で供給することと決定する。

[0 1 0 5]

ステップS306で、コンピュータ2は、ステップS305で決定した結果に従い、データを格納する対象のページの論理アドレス又は書き込み完了の通知を供給する。また、論理アドレスを供給する場合は、更に、フラッシュメモリ11への1ページ分のデータの書き込みを指示する命令も供給する。

[0 1 0 6]

なお、コンピュータ2は、書き込み対象のファイルに含まれるデータをステップ8818

20

30

40

50

で供給すると決定した場合、例えば、図9に示すディレクトリ及びFAT更新の処理を行うことにより、ステップ8306でCPU121に供給する論理アドレスの決定と、ディレクトリ及びFATの更新を行う。

[0107]

すなわち、コンピュータ2はまず、自己が一時記憶しているディレクトリ及びFATを解析して、データが書き込まれていないページの論理アドレス(つまり、ファイル名に対応付けられていない論理アドレス)を、書き込むデータを格納するために必要な数だけ、書き込み対象のページに割り当てる論理アドレスとして特定する(図9、ステップS401)。

[0108]

ただし、書き込む対象のファイルのファイル名がディレクトリに含まれるとステップ S S O S で判別した場合、ステップ S 4 O 1 でコンピュータ 2 は、このファイル名に対応付けられている論理アドレス(つまり、ステップ S 3 O 4 で一時記憶した論理アドレス)を、データを書き込む対象のページの論理アドレスとして優先的に特定するようにしてもよい

[0109]

次に、コンピュータ2は、ステップ8401で特定した各論理アドレスの並び順を決定する(ステップ8402)。この並び順は、これらの論理アドレスを割り当てられた各ページの並び順を表すものであり、また、これらのページに書き込まれたデータの並び順を表すものでもある。

[0110]

コンピュータ2がステップ8401~8402の処理を行った場合、ステップ8806でコンピュータ2は、ステップ8401で特定した論理アドレスでCPU121に供給していないもののうちで、ステップ8402で決めた並び順の先頭にあたる論理アドレスを、CPU121に供給すればよい。

[0111]

次に、コンピュータ2は、自ら一時記憶しているディレクトリ及びFATに、ステップ8401で特定した論理アドレスを、図8に示す上述のデータ構造をとるようにして格納する(ステップ8408)。なお、ディレクトリ及びFATにより表される論理アドレスの前後関係は、ステップ8401で特定した並び順通りになるようにする。ステップ8408の処理により、フラッシュメモリ11に新たに書き込むべきディレクトリ及びFATが作成される。

[0 1 1 2]

一方、CPU121は、ステップS306でコンピュータより書込先の論理アドレス又は書き込み完了の通知などのデータを供給されると、これらのデータのうちに、書き込み完了の通知が含まれているか否かを判別する(図8、ステップS307)。そして、含まれていると判別すると処理をステップS319に移し、供給されていないと判別すると、ステップS308以降の処理を行う。

[0 1 1 3]

ステップ S 3 0 8 で C P U 1 2 1 は、R A M 1 2 3 に ア ク セ ス し て 、 ステップ S 3 0 6 で コンピュータ 2 より 供給 さ れ た 論理 アドレス が 示 す ページ の 物理 アドレス を 、 B P T より 検索 す る 。

[0114]

次に、CPU121は、ステップS308で物理アドレスが索出されたか否かを判別し(ステップS309)、索出されなかったと判別すると処理をステップS311に進める。

[0115]

ー方、 C P U 1 2 1 は、物理アドレスが索出されたとステップ S 3 0 9 で判別すると、フラッシュメモリ 1 1 にアクセスし、索出されたこの物理アドレスを割り当てられているページの冗長部に旧データフラグを上書きし(ステップ S 3 1 0)、処理をステップ S 3 1 に進める。また、ステップ S 3 1 0 で C P U 1 2 1 は R A M 1 2 3 にアクセスして、ス

20

30

40

50

テップ8308で特定された物理アドレスを、物理アドレスが対応付けられていないことを表す値(例えば上述の値"7FFFFL")へと更新する。っまり、このページへの論理アドレスの割り当てを解除する。

[0116]

次にCPU121はRAM128にアクセスし、書き込みポインタが現在指し示している物理アドレスを、コンピュータ2より供給された書込先の論理アドレスに対応付けた形で、BPTに格納する(ステップ8811)。そしてCPU121は、フラッシュメモリ11に書き込むべき1ページ分のデータがコンピュータ2から供給されるのを待機する(ステップ8812)。

[0117]

フラッシュメモリ 1 1 に書き込むデータがコンピュータ 2 から供給されると(ステップ S 8 1 8)、 C P U 1 2 1 はフラッシュメモリ 1 1 にアクセスし、書き込みポインタが現在指し示しているページに、コンピュータ 2 から供給された 1 ページ分のデータを書き込む(ステップ S 3 1 4)。また、ステップ S 3 1 4 で C P U 1 2 1 は、このページの冗長部に、ステップ S 3 0 6 でコンピュータ 2 から供給された論理アドレスを書き込む。

[0118]

次に、CPU121はRAM128にアクセスし、ステップ8814で新たにデータを書き込まれたページが、ブロックの末尾のページであるか否かを、例えば書き込みポインタの現在の値に基づいて判別する(ステップ8815)。(具体的には、例えば、書き込みポインタの現在の値の下位6ピットの値が"8FL"であるか否かを判別すればよい。) せして、末尾のページではなかったと判別すると、処理をステップ8318に移す。

[0119]

一方、新たにデータを書き込まれたページが末尾のページであったとステップ8815で判別すると、CPU121は、RAM128が記憶するBSIの内容を、このブロックが空きブロックでないことを表すように更新する(ステップ8316)。

[0120]

次に、CPU121は、BSIの内容に基づいて現在の空きプロックの数を数え、空きプロックの数が所定量(例えば、2個)以下が否がを判別する(ステップSS17)。そして、所定量より大きいと判別すると、処理をステップSS18に移す。

[0 1 2 1]

ー方、空きプロックの数が所定量以下であると判別すると、CPU121は、図10に示す空きプロック確保の処理を開始する。

空きプロック確保の処理を開始すると、CPU121は、データを消去して空きプロックにする対象のプロックを1個以上特定する(図10、ステップ8501)。そして、特定したプロック内の各ページのすち、旧データフラグが冗長部に格納されていないページに格納されているデータ(退避対象のデータ)を、冗長部に格納されているデータも含めて読み出し、RAM128に記憶させる(ステップ8502)。

[0122]

なお、ステップ8501でCPU121がフラッシュイレースする対象のプロックを決定する基準は任意であり、例えばCPU121は、フラッシュイレースされて空きプロックになった最新のプロック从降のプロック(つまり、このプロックより大きな物理プロックアドレスを与えられているプロック)のうち、物理プロックアドレスがもっとも小さい非空きプロック(空きプロックでないプロック)を、フラッシュイレースする対象として決定すればよい。ただし、該当する非空きプロックが1個もない場合は、フラッシュメモリ11のすべての非空きプロックのうちもっとも物理プロックアドレスが小さいものを、フラッシュイレースする対象とする。

[0 1 2 3]

フラッシュイレースする対象のプロックをこのように決定することにより、フラッシュイレースされる対象は、実質的にサイクリックに順位付けされた物理プロックアドレスの順に、サイクリックに指定される。そして、フラッシュイレースする対象のプロックをこの

20

30

40

50

ように決定すれば、ステップS501の処理が行われるたびに、一番古い書き込みがある 非空きプロックがフラッシュイレースする対象として特定される。

[0124]

次に、СРU121は、ステップ8501で特定したプロックをフラッシュイレースして空きプロックにし、空きプロックとなったこのプロックの各ページに空きプロックコードを書き込む(ステップ8503)。(ただし、フラッシュメモリ11がNAND型のフラッシュメモリより構成されている場合であって、空きプロックコードが値"1"のピットのみからなっている場合は、特に空きプロックコードを書き込む動作は不要である。)また、СРU121はRAM123にアクセスして、BSIの内容を、このプロックが空きプロックであることを表すように更新する(ステップ8504)。

[0 1 2 5]

次に、CPU121は、書き込みポインタをインクリメントする(ステップ8505)。具体的には、CPU121は、書き込みポインタが現在指し示しているページ以降のページで、論理アドレスが書き込まれていないページのうち先頭のものを特定する。そして、特定したページの物理アドレスを指し示すように、RAM123が記憶する書き込みポインタの値を更新する。なお、書き込みポインタが現在指し示しているページがブロックの末尾のページである場合、ステップ8505でCPU121は、BSIを検索することにより新たな空きプロックを1個特定し、特定した空きプロックの先頭ページを特定し、特定した当該先頭ページの物理アドレスを指し示すように、RAM128が記憶する書き込みポインタの値を更新すればよい。

[0 1 2 6]

次に、CPU121は、退避対象のデータを書き戻す(ステップ8506)。すなわち、ステップ8502でRAM123に記憶させた退避対象のデータのうち、まだフラッシュメモリ11に書き戻されていないものを1ページ分、書き込みポインタが現在指し示しているページに書き込む。なお、CPU121は、退避対象のデータのうちフラッシュメモリ11に書き戻した部分をRAM123の記憶領域から消去してもよい。

[0127]

次に、CPU121は、退避対象のデータがすべて書き戻されたか否かを判別し(ステップS507)、書き戻されていないものがあると判別すると、処理をステップS505に戻す。

[0 1 2 8]

一方、すべて書き戻されたとステップS507で判別すると、CPU121は空きプロック確保の処理を終了し、ステップS505の処理と同様にして書き込みポインタをインクリメントし(ステップS318)、次の書込先の論理アドレス又は書き込み完了の通知がコンピュータ2から供給されるのを待機する。なお、ステップS501でフラッシュイレースする対象のプロックを複数個決定し、個々のプロック毎にステップS502~S507の処理を繰り返して行うようにしてもよい。

[0129]

CPU121が次の書込先の論理アドレス又は書き込み完了の通知を待機する状態に入ると、コンピュータ2は処理をステップSSO5に戻す。そして、CPU121は、ステップSSO6で次の書込先の論理アドレス又は書き込み完了の通知がコンピュータ2から供給されると、処理をステップSSO7に戻す。

[0 1 3 0]

一方、СР U 1 2 1 は、書き込み完了の通知を供給されてステップ S 3 1 9 に処理を移すと、ステップ S 5 0 5 2 同様の処理を行うことにより、R A M 1 2 3 に格納されている書き込みポインタの現在の値をインクリメントした結果を求め、一時記憶する。なお、書き込みポインタ自体はインクリメントしない。

[0 1 3 1]

次に、CPU121は、書き込みポインタが現に指し示す物理アドレスを、書き込みポインタ初期値を格納するページに与えられる論理アドレス(ポインタ初期値用の論理アドレ

20

30

40

50

ス)に対応付けた形で、BPTに格納する(ステップS820)。

[0 1 3 2]

次に、CPU121は、ステップ8319で求めた値を、書き込みポインタが現に指し示すページのデータ領域に、書き込みポインタ初期値として書き込む(ステップ8321)。また、ステップ8321では、このページの冗長部に、ポインタ初期値用の論理アドレスを書き込む。

ステップ8321の処理が終わると、この記憶システムはデータ書き込みの処理を終了する。

[0188]

以上説明した処理により、コンピュータ2から供給されたデータがフラッシュメモリ11 に格納される。また、BSIの内容が、データの書き込みの結果新たに生じた空きプロック及び消滅した空きプロックを示すよう変更される。一方、BPTの内容も変更され、新たに空きプロックとなったプロック内で旧データフラグがないページに割り当てられていた論理アドレスが、そのページの内容を転記されたページに新たに割り当てられる。

[0134]

この記憶システムでは、ユーザデータの書き込みはページ単位で行われるので、ユーザデータを書き込む毎に新たな空きプロックを探索して書き込むという操作が不要になる。従って、この記憶システムは、ユーザデータの書き換え時に、プロックに対して効率の惡いフラッシュイレースを行わずに済み、フラッシュメモリ11の劣化を起こしにくい。

[0 1 3 5]

また、この記憶システムは、空きプロックの数が十分にあるうちはプロックのフラッシュイレースを行わないので、無用のフラッシュイレースが避けられる。この点も、フラッシュメモリ11の劣化防止に寄与する。

[0 1 3 6]

また、各プロックは、書き込まれているデータが古い順にフラッシュイレースの対象となっていくから、プロックがフラッシュイレースされる頻度が均等になる。従って、特定のメモリプロックが集中的に劣化することによりフラッシュメモリ11全体の寿命が短くなる、ということが防止される。

[0137]

また、データを書き込むページは書き込みポインタにより物理アドレス順に指定されるので、特定のプロックに書き込みが集中することが避けられ、従って、書き込みが集中したプロックにフラッシュイレースの機会が集中することが避けられる。この点も、フラッシュメモリ11の劣化防止に寄与する。

[0138]

なお、この記憶システムの構成は、上述のものに限られない。

例えば、フラッシュメモリ11の記憶領域のプロックの数、1プロック当たりのページの数、各ページの記憶容量、データ領域及び冗長部の記憶容量は、いずれも任意である。また、フラッシュメモリ11は、EEPROMから構成されるものである必要はなく、コンピュータにより読み書き可能な任意の記憶装置であってよい。

また、ディレクトリ及びFATが格納されるページの論理アドレスは上述の値である必要 はなく、また、ディレクトリ及びFATが格納されるページの個数も任意である。

[0 1 3 9]

また、RAM123は、例えばFeRAM(Ferroelectric RAM:強誘電性RAM)からなる不揮発性メモリより構成されていてもよい。この場合、この記憶システムは、既にRAM123がBSI及びBPTを記憶している場合には、初期処理を省略してもよい。すなわち、起動するたびにBPTやBSIの作成を逐ー行わなくてもよい

[0140]

また、CPU121は、必ずしもPCMCIAスロットを介してコンピュータ2に接続されるものでなくてもよく、IEEE1394インターフェースやUSB(UnivehS

20

30

40

50

[0141]

また、CPU121は、必ずしも旧データフラグをフラッシュメモリ11に書き込む処理を行わなくてもよい。

この場合、CPU121は、ステップS502で退避対象のデータを特定するため、旧データフラグを参照する代わりに、ステップS501で特定したプロック内の各々のページについて、このページの物理アドレスと、このページの冗長部に格納されている論理アドレスにBPTにより対応付けられている物理アドレスとが一致するか否がを判別してもよい。そして、二つの物理アドレスが一致するページに格納されているデータを退避対象のデータとして特定すればよい。

[0142]

また、 B P T は、 物理アドレスの全桁を格納している必要はなく、例えば、物理アドレスのうち、上位の所定桁数だけを格納するようにしてもよいし、 あるいは下位の所定桁数だけを、 仮物理アドレスとして格納するようにしてもよい。

BPTが物理アドレスの全桁に代えてこのような仮物理アドレスを格納するようにすれば、物理アドレス全桁を格納する場合に比べて、BPTのデータ量は小さくなる。従って、BPTを格納するRAM123の記憶容量も小さくて済み、この記憶システムを小型に構成できるようになる。

[0143]

仮物理アドレスが、物理アドレスのうち上位の所定析数だけがらなる場合、CPU121 は、ステップS208やS308では、データの読み書きの対象となるファイルがあるページを特定するために、BPTを参照して、まず、このページの論理アドレスに対応付けられている仮物理アドレス(物理アドレスの上位の析)を特定する。次に、CPU121 はフラッシュメモリ11にアクセスして、物理アドレスの上位の析が特定した仮物理アドレスに一致していて旧データフラグが格納されていないページのうち、冗長部に当該論理アドレスが格納されているページを特定する。特定されたページが、データの読み書きの対象となるファイルがあるページである。

[0144]

また、仮物理アドレスが、物理アドレスのうち上位の所定析数だけからなる場合、旧データフラグを利用することなくデータの読み書きの対象となるファイルがあるページを特定する手法も考えられる。

具体的には、例えばCPU121は、BPTを参照してこのページの仮物理アドレス(物理アドレスの上位の桁)を特定した後、フラッシュメモリ11にアクセスして、物理アドレスの上位の桁が特定した仮物理アドレスに一致していて冗長部に当該論理アドレスが格納されているページのうち、物理アドレスがもっとも大きいものを特定する。特定されたページが、データの読み出し又は書き込みの対象となるページである。

書き込みポインタは、データがページに書き込まれる毎にインクリメントされるので、仮物理アドレスに一致していて冗長部に当該論理アドレスが格納されているページのうち物理アドレスがもっとも大きいページは、当該論理アドレスを現時点で割り当てられているページであるということができる。

[0145]

一方、仮物理アドレスが、物理アドレスのうち下位の所定析数だけがらなる場合は、例えば、フラッシュメモリ11のページは複数のゲーンのいずれかへと分類されているものとし、物理アドレスのうちこの下位の所定析数を除いた上位の析は、ページが属すゲーンを示すものとする。なお、個々のゲーンの記憶容量の大きさはプロック1個分より大きくても小さくても、プロック1個分と等しくてもよい。また、ゲーンがプロックに一致していてもよい。

20

30

40

50

[0146]

そして、ページが複数のゲーンのりずれかへと分類されている場合、各々の論理アドレスはいずれか1つのゲーンに属するページに割り当てられるものとする。従って、ページに与えられた論理アドレスに基づいて、このページが属するゲーンを特定することができる

[0147]

ページが複数のゾーンのいずれかへと分類されている場合、CPU121は、データの読み書きの対象となるファイルがあるページを特定するため、BPTを参照して、このページの論理アドレスに対応付けられている仮物理アドレス(物理アドレスの下位の桁)を特定し、一方、この論理アドレスに基づいて、このページが属するゾーンも特定する。次に、CPU121は、特定したゾーン及び仮物理アドレスに基づいてこのページの物理アドレスを特定し、特定した物理アドレスが示すページにアクセスする。

[0148]

また、この記憶システムは、BPTをフラッシュメモリ11が記憶するようにしてもよい。この場合、CPU121は、RAM123に、BPTを構成するデータが格納されているページ(以下、BPT格納ページと呼ぶ)の位置を示すBPTページリストを記憶させるようにしてもよい。

[0149]

BPTページリストは、具体的には、例えば、BPT格納ページの論理アドレス(以下、BPTページポインタと呼ぶ)と、当該BPT格納ページの物理アドレスを、互いに対応付けて格納するテーブルからなる。一方、CPU128は、BPTの一部をBPT格納ページに格納する際、たとえばこのBPT格納ページの冗長部に、このBPT格納ページに割り当てられたBPTページポインタを格納するものとする。

[0 1 5 0]

フラッシュメモリ11がBPTを記憶している場合、CPU121は、図11に示すように、初期処理において、BPTを作成する動作に代えて、BPTページリストを作成する動作を行う。

すなわち、CPU121は、上述のステップS105の処理に代えて、フラッシュメモリ11から読み出したBPTページポインタと、このBPTページポインタを読み出したページ(BPT格納ページ)の物理アドレスとを、互いに対応付けてRAM123に記憶させる動作を行う(図11、ステップS105B)。この動作により、BPTページリストが作成される。

[0 1 5 1]

なお、この記憶システムは、RAM123が不揮発性メモリより構成されている場合であって既にRAM123がBPTページリストを記憶している場合は、ステップS105Bの処理を省略してもよい。

[0152]

また、RAM128がBPTページリストを記憶している場合、CPU121は、データ 読み出しの処理においてBPTを参照するため、ステップ8206の処理を行う代わりに、図12に示すステップ8206Bの処理を行う。すなわち、RAM128からBPTページリストを読み出し、このBPTページリストに基づいて、BPT格納テーブルの物理 アドレスを特定し、特定した物理アドレスが示すページにアクセスして、BPTの内容を 読み出し、読み出したBPTを用いて物理アドレスの特定を行う。

[0 1 5 3]

また、フラッシュメモリ11がBPTを記憶している場合、CPU121は、データ書き込みの処理等においてBPTの内容を更新する場合は、上述のステップS811の処理に 代えて、図13に示すステップS601~S603の処理を行う。

【 0 1 5 4 】

すなわち、まずCPU121は、ステップS205~8214の処理と同様の処理を行うことによりフラッシュメモリ11からBPTを読み出し、RAM123に一時記憶させる

20

30

40

50

(図13、ステップ8601)。

[0155]

ただし、ステップ8601でCPU121は、ユーザデータを読み出すべきページの論理アドレスをコンピュータ2から取得してBPTを検索して物理アドレスを得る代わりに、BPTページリストに格納されているBPTページポインタ(すなわちBPT格納ページの物理アドレス)をRAM128から読み出すものとする。また、コンピュータ2がステップ8214の処理を行う代わりに、BPTをなすデータをまだ読み出されていないBPT格納ページが残っているか否かを、CPU121が判別するものとする。

[0 1 5 6]

次に、CPU121は、上述のステップ8811の処理と実質的に同一の処理を行うことにより、RAM128に一時記憶されたBPTの内容を更新する(ステップ8602)。 【0157】

次に、CPU121は、書き換えが終わったBPTを、上述したステップS314~S318の処理に従って、1ページ分ずつ書き込む(ステップS603)。ただし、BPTの一部である1ページ分のデータを書き込まれて新たにBPT格納ページとなったページの物理アドレスは、BPTに登録する代わりにBPTページリストに登録する。

[0158]

すなわち、ステップ8603でCPU121は、書き込みポインタが現在指し示している物理アドレスを、新たに書き込んだBPTの一部が更新される前に割り当てられていたBPTページポインタに対応付けた形で、BPTページリストに格納する。また、このBPTページポインタに従前対応付けられていた物理アドレスは、BPTページリストから削除する。

[0159]

なお、BPTを構成するデータが、上述したゲーンのうちいずれか所定のゲーンにのみ格納される場合、BPTページリストには、このデータを格納するBPT格納ページの物理アドレスに代えて、このBPT格納ページの当該ゲーン内での位置を示す上述の仮物理アドレスを格納するようにしてもよい。

BPTページリストが、BPT格納ページの物理アドレスの全桁に代えて仮物理アドレスを格納するようにすれば、物理アドレス全桁を格納する場合に比べて、BPTページリストのデータ量は小さくなる。従ってRAM128の記憶容量も小さくて済み、この記憶システムを小型に構成できるようになる。

[0160]

また、BPT格納ページに対応付けられるBPTページポインタの値は、このBPT格納ページに格納されているデータが、BPTのうち、どの範囲の論理アドレスを示す部分かを指定するものであってもよい。

この場合、CPU121は、ステップS601では、BPTのすち、読み書きの対象となるファイルの内容を含むページの論理アドレスを含む部分をBPTページリストの内容に基づいて特定し、特定した部分のみをフラッシュメモリ11から読み出してRAM128に一時記憶させるようにしてもよい。そして、一時記憶された当該部分をBPTとして扱うことにより、後述のステップS602~S603の処理を行うようにすればよい。このような処理を行うものとすれば、BPTを参照するたびにフラッシュメモリ11からBPTの全体を逐一読み出す、という操作を要しないので、BPTの参照に要する時間が短くなる。

[0 1 6 1]

また、この記憶システムは、BSIをフラッシュメモリ11が記憶するようにしてもよい。この場合、CPU121は、RAM123に、BSIを構成するデータが格納されているページ(以下、BSI格納ページと呼ぶ)の位置を示すBSIページポインタテーブルを記憶させるようにしてもよい。

[0 1 6 2]

BSIペーシッポインタテーブルは、具体的には、例えば、BSI格納ペーシッの論理アドレ

20

30

40

50

ス(以下、BSIページポインタと呼ぶ)と、当該BSI格納ページの物理アドレスを、互いに対応付けて格納するテーブルからなる。一方、CPU123は、BSIの一部をBSI格納ページに格納する際、たとえばこのBSI格納ページの冗長部に、このBSI格納ページに割り当てられたBSIページポインタを格納するものとする。

[0 1 6 3]

フラッシュメモリ11がBSIを記憶している場合、CPU121は、図14に示すように、初期処理において、BSIを作成する動作に代えて、BSIページポインタテーブルを作成する動作を行う。

すなわち、CPU121は、上述のステップS104の処理に代えて、フラッシュメモリ11から読み出したBSIページポインタと、このBSIページポインタを読み出したページ(BSI格納ページ)の物理アドレスとを、互いに対応付けてRAM123に記憶させる動作を行う(図14、ステップS104B)。この動作により、BSIページポインタテーブルが作成される。

 $[0 \ 1 \ 6 \ 4 \]$

なお、この記憶システムは、RAM123が不揮発性メモリより構成されている場合であって既にRAM123がBSIページポインタテーブルを記憶している場合は、ステップS104Bの処理を省略してもよい。

[0165]

また、フラッシュメモリ11がBSIを記憶している場合、CPU121は、データ書き込みの処理等においてBSIの内容を更新する場合は、上述のステップS316やS504の処理に代えて、図15に示すステップS701~S703の処理を行う。

[0166]

すなわち、まずCPU121は、ステップ8205~8214の処理と同様の処理を行うことによりフラッシュメモリ11からBSIを読み出し、RAM123に一時記憶させる(図15、ステップ8701)。

[0167]

ただし、ステップS701でCPU121は、ユーザデータを読み出すべきページの論理アドレスをコンピュータ2から取得してBSIを検索して物理アドレスを得る代わりに、BSIページポインタテーブルに格納されているBSIページポインタをRAM123から読み出すものとする。また、コンピュータ2がステップS214の処理を行う代わりに、BSIをなすデータをまだ読み出されていないBSI格納ページが残っているか否かを、CPU121が判別するものとする。

[0168]

[0169]

次に、СР U 1 2 1 は、書き換えが終わったBSIを、上述したステップS314~S318の処理に従って、1ページ分ずつ書き込む(ステップS703)。 ただし、BSIの一部である1ページ分のデータを書き込まれて新たにBSI格納ページとなったページの物理アドレスはBPTに登録する代わりにBSIページポインタテーブルに格納し、また、このBSIページポインタに従前対応付けられていた物理アドレスは、BSIページポインタテーブルから削除する。

[0170]

なお、BSIを構成するデータが、上述したゲーンのうちいずれか所定のゲーンにのみ格納される場合、BSIページポインタテーブルには、このデータを格納するBSI格納ページの物理アドレスに代えて、このBSI格納ページの当該ゲーン内での位置を示す仮物理アドレスを格納するようにしてもよい。

BSIページポインタテーブルが、BSI格納ページの物理アドレスの全桁に代えて仮物理アドレスを格納するようにすれば、物理アドレス全桁を格納する場合に比べて、BSI

ページポインタテーブルのデータ量は小さくなる。従ってRAM123の記憶容量も小さくて済み、この記憶システムを小型に構成できるようになる。

[0 1 7 1]

また、BSI格納ページに対応付けられるBSIページポインタの値は、このBSI格納ページに格納されているデータが、BSIのうち、どの範囲の論理アドレスを示す部分かを指定するものであってもよい。この場合、CPU121は、ステップS701では、BSIのうち、読み書きの対象となるファイルの内容を含むページの論理アドレスを含む部分をBSIページポインタテーブルの内容に基づいて特定し、特定した部分のみをフラッシュメモリ11から詰ませるようにより、後述のステップS702~S703の処理を行うようにすればよい。このような処理を行うものとすれば、BSIを参照するたびにフラッシュメモリ11からBSIの全体を逐一読み出す、という操作を要しないので、BSIの参照に要する時間が短くなる。

[0172]

また、組み込みメモリュニット1とコンピュータ2とは互いに固定的に接続されていてもよく、図16に示すように、メモリュニット1及びコンピュータ2が同一の 体に組み込まれていてもよい。

[0 1 7 3]

以上、この発明の実施の形態を説明したが、この発明の記憶システムは、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、フラッシュメモリ11を装着するスロットを備えるパーソナルコンピュータに上述の動作を実行するためのプログラムを格納した媒体(フロッピー(登録商標)ディスク、CD-ROM等)から該プログラムをインストールすることにより、上述の処理を実行する記憶システムを構成することができる。

[0174]

また、例えば、通信回線のBBSに該プログラムをアップロードし、これらを通信回線を介して配信してもよく、また、該プログラムを表す信号により搬送波を変調し、得られた変調波を伝送し、この変調波を受信した装置が変調波を復調して該プログラムを復元するようにしてもよい。

せして、該プログラムを起動し、OSの制御下に、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。

[0175]

なお、OSが処理の一部を分担する場合、あるいは、OSが本願発明の1つの構成要素の一部を構成するような場合には、記録媒体には、その部分を除いたプログラムを格納して もよい。この場合も、この発明では、その記録媒体には、コンピュータが実行する各機能 又はステップを実行するためのプログラムが格納されているものとする。

[0176]

【発明の効果】

以上説明したように、この発明によれば、劣化が起きにくい記憶装置や、記憶装置の劣化を起こしにくいメモリ管理方法が実現される。

【図面の簡単な説明】

- 【図1】本発明の実施の形態にかかる記憶システムの構成を示すプロック図である。
- 【図2】フラッシュメモリの記憶領域の論理的構造を模式的に示す図である。
- 【図3】ディレクトリ及びFATのデータ構造を模式的に示す図である。
- 【図4】BSIのデータ構造を模式的に示す図である。
- 【図5】BPTのデータ構造を模式的に示す図である。
- 【図6】初期処理を示すフローチャートである。
- 【図7】データ読み出しの処理を示すフローチャートである。
- 【図8】データ書き込みの処理を示すフローチャートである。
- 【図9】ディレクトリ及びFAT更新の処理を示すフローチャートである。

50

10

20

30

【図10】空きプロック確保の処理を示すフローチャートである。

【図11】フラッシュメモリがBPTを記憶する場合の初期処理を示すフローチャートである。

【図12】フラッシュメモリがBPTを記憶する場合のデータ読み出しの処理を示すフローチャートである。

【図13】フラッシュメモリがBPTを記憶する場合のデータ書き込みの処理の変形部分を示すフローチャートである。


【図14】フラッシュメモリがBSIを記憶する場合の初期処理を示すフローチャートである。


【図15】フラッシュメモリがBSIを記憶する場合のデータ書き込みの処理の変形部分 10を示すフローチャートである。


【図16】図1の記憶システムの変形例の構成を示すプロック図である。


【符号の説明】


1 メモリユニット 1 1 フラッシュメモリ 1 2 コントローラ 1 2 1 CPU 1 2 2 ROM 1 2 3 RAM 2 コンピュータ
















(BPTを格納するRAMの記憶領域のアドレス) = (論理ブロックアドレス) + 1000 h
























【図16】



【手続補正書】

【提出日】平成15年6月20日(2003.6.20)

【 手 続 補 正 1 】

【補正対象書類名】明細書

【補正対象項目名】 0 0 0 4

【補正方法】変更

【補正の内容】

[0004]

【特許文献1】

国際公開第9<u>9</u>/80289号パンフレット

フロントページの続き

(51) Int. CI. 7

F 「 テーマコード (参考)

G11C 17/00 601E G11C 17/00 611G G11C 17/00 612F